

Requested Patent: JP2003142679A
Title: PHOTOELECTRON INTEGRATED CIRCUIT DEVICE ;
Abstracted Patent: JP2003142679 ;
Publication Date: 2003-05-16 ;
Inventor(s): OBUCHI MARI ;
Applicant(s): FUJITSU LTD ;
Application Number: JP20010337766 20011102 ;
Priority Number(s): ;
IPC Classification:

H01L27/15; H01L21/3205; H01L21/768; H01L27/14; H01L29/06; H01L31/0248 ;

Equivalents: ;

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a photoelectron integrated circuit device which has a lower resistance in interconnections to keep a resistance value of a CNT layer sufficiently low and which enables operating the CNT layer as a photo detecting element. **SOLUTION:** A semiconductor light emitting element 7 is disposed at such a place that light from the light emitting element 7 can be incident into a via consisting of carbon nanotubes.



(19) 日本国特許庁 (J P)

(12) 公開特許 報 (A)

(11) 特許出願公開番号
特開2003-142679
(P2003-142679A)

(43) 公開日 平成15年5月16日 (2003.5.16)

(51) Int.Cl. ⁷	識別記号	F I	テ-マ-コ-ト [*] (参考)
H 0 1 L 27/15		H 0 1 L 27/15	Z 4 M 1 1 8
	21/3205	29/06	D 5 F 0 3 3
	21/768	27/14	6 0 1 N 5 F 0 8 8
	27/14	21/90	J
			A

審査請求 未請求 請求項の数 3 O L (全 6 頁) 最終頁に続く

(21) 出願番号 特願2001-337766(P2001-337766)

(22) 出願日 平成13年11月2日 (2001.11.2)

(71) 出願人 000005223
富士通株式会社
神奈川県川崎市中原区上小田中4丁目1番1号

(72) 発明者 大淵 真理
神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

(74) 代理人 100105337
弁理士 眞鍋 潔 (外3名)

最終頁に続く


(54) 【発明の名称】 光電子集積回路装置

(57) 【要約】

【課題】 光電子集積回路装置に関し、CNT層の抵抗値を十分に低く維持できるようにして配線を低抵抗化した光電子集積回路装置を実現し、また、CNT層を受光素子として動作させることができる光電子集積回路装置を実現する。

【解決手段】 カーボン・ナノチューブからなるビア5に光を入射させ得る位置に半導体発光素子7が配設されている。

光電子集積回路装置の要部切断側面図



- 1: 基板
- 2: 絶縁層
- 3: 共通下部電極
- 4: 絶縁膜
- 5: CNTビア
- 6: CNT用上部電極
- 7: 半導体発光素子
- 7A: 半導体発光素子の半導体部分
- 7B: 半導体発光素子の上部電極
- 8: 光

【特許請求の範囲】

【請求項1】カーボン・ナノチューブからなる電極或いは配線に光を入射させ得る位置に半導体発光素子が配設されてなることを特徴とする光電子集積回路装置。

【請求項2】単層或いは多層のカーボン・ナノチューブが絶縁層に形成された開口内にバンドルされた構造をなしていることを特徴とする請求項1記載の光電子集積回路装置。

【請求項3】バンドルされたカーボン・ナノチューブが下層の電極或いは配線と上層の電極或いは配線とを結ぶビアを構成していることを特徴とする請求項2記載の光電子集積回路装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、少なくともカーボンナノチューブからなる配線や受光素子、及び、それ等を活性化する発光素子を組み込んだ光電子集積回路装置に関する。

【0002】

【従来の技術】一般に、微細集積回路装置に於いて、放熱が不十分であることに起因する金属配線の断線が問題になっているのであるが、近年、金属に比較して10倍以上も熱伝導率が高いカーボン・ナノチューブ(carbon nanotube: CNT)を配線のビアに用いる発明がなされている(特願2001-135322を参照)。

【0003】然しながら、CNTは、その炭素原子の周期構造によって金属(エネルギー・バンド・ギャップ: 0、電気抵抗率: 5×10^{-6} [Ωcm])から半導体(エネルギー・バンド・ギャップ: 0.4 [eV]、電気抵抗率: 2~3 [Ωcm])まで様々な性質を示す旨の特徴をもつ為、金属的なCNTのみを選択的に形成することは困難であり、CNT全体の電気抵抗が高くなってしまふ旨の問題があった。

【0004】

【発明が解決しようとする課題】本発明では、CNT層の抵抗値を十分に低く維持できるようにして配線を低抵抗化した光電子集積回路装置を実現し、また、CNT層を受光素子として動作させることができる光電子集積回路装置を実現する。

【0005】

【課題を解決するための手段】本発明に依る光電子集積回路装置に於いては、CNT層を形成した基板上、或いは、その近傍に在る基板上に光がCNT層に到達し得る範囲に位置して半導体発光素子を形成することが基本になっている。

【0006】前記したように、CNTは、大きい場合には0.4 [eV]程度のエネルギー・バンド・ギャップをもつことが知られているが、 $2 \sim 3 \times 10^{-1}$ [eV]程度の光を与えることで、全てのCNTに於いてキャリア

が増加し、低い電気抵抗を実現することができる。

【0007】CNTは、与える光の強度に依って電気抵抗が変化する為、受光素子として用いることができ、基板上の光配線や基板間の光配線に於ける受光素子としても機能させることができる。

【0008】CNTは基板上に半導体的性質のみをもつもの或いは金属的性質のみをもつものを軸方向に揃えてバンドルした構造に形成することはできず、また、CNTの形成方法や形成条件を変化させた場合、軸方向で性質が変化し、一部が半導体的性質を示し、また、一部が金属的性質を示すものが形成されるのであるが、本発明では、そのようなCNTであっても、軸方向に揃えてバンドルして、低抵抗の配線、或いは、受光素子として動作させることができる。

【0009】前記手段を採ることに依り、高い熱伝導率のCNTを含む配線を更に低抵抗化した配線、或いは、CNTからなる受光素子などを備えた光電子集積回路装置を容易に実現することができる。

【0010】

【発明の実施の形態】図1は本発明に於ける実施の形態1である光電子集積回路装置を表す要部切断側面図である。

【0011】図に於いて、1は基板、2は絶縁膜、3は共通下部電極、4は絶縁膜、5はCNTビア、6はCNT用上部電極、7は半導体発光素子、7Aは半導体発光素子の半導体部分、7Bは半導体発光素子の上部電極、8は半導体発光素子7からの光をそれぞれ示している。

【0012】図から明らかであるが、実施の形態1では、金属からなる共通下部電極3の表面一部に垂直に配向し、層間絶縁膜4に依ってバンドルされた状態でCNTビア5が形成され、CNTビア5の頂面には金属からなるCNT用上部電極6が設けられ、且つ、所要方向へ延在する。

【0013】この場合、CNTビア5を構成するCNTは、単層CNT、多層CNTの何れであっても良く、また、それ等が混在していても良く、更にまた、CNTは半導体的性質及び金属的性質の何れの性質をもつても良く、それ等の性質が部分的に混在していても良い。

【0014】ここで、半導体発光素子7を駆動して発光させ、その光をCNTビア5に入射させると、CNTビア5を構成するCNTのうち、金属的性質をもつCNT、或いは、CNTの半導体的性質をもつ部分に於けるキャリアが増加し、CNTビア5に於ける電気抵抗は低下し、従って、光電子集積回路装置に於ける配線全体の抵抗を低下させることができる。

【0015】このように、CNTビア5は、半導体発光素子7からの光が入射すると、流れる電流が増大するので、受光素子として動作させることもできる。尚、実施の形態1は本発明に於ける基本的な素子の1箇分を図示して説明したものであり、これを多数配列した構成にす

ることは任意である。

【0016】図2は本発明に於ける実施の形態2である光電子集積回路装置を表す要部平面図であり、図1に於いて用いた記号と同記号は同部分を示すか或いは同じ意味を持つものとする。

【0017】実施の形態2では、1個の半導体発光素子7を中心に配置し、それを取り囲むように複数のCNTビア5を配置してあり、(A)では複数のCNTビア5が共通のCNT用上部電極6で結ばれ、(B)は複数のCNTビア5がそれぞれ別個のCNT用上部電極6を備えている。

【0018】図3乃至図5は本発明に於ける実施の形態2の光電子集積回路装置を作製する工程を説明する為の工程要所に於ける光電子集積回路装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。

【0019】図3(A)参照

(1) CVD (chemical vapour deposition) 法を適用することに依り、Siからなる基板11上にSiO₂からなる絶縁膜12を形成する。

【0020】(2) スパッタリング法を適用することに依り、絶縁膜12上にCu/Alからなる共通下部電極13を形成する。

【0021】(3) CVD法を適用することに依り、共通下部電極13上にSiO₂からなる絶縁膜14を形成する。

【0022】図3(B)参照

(4) リソグラフィ技術を適用することに依り、絶縁膜14のエッチングを行って半導体発光素子形成予定部分に開口14Aを形成して共通下部電極13の一部を表出させる。

【0023】(5) 再びリソグラフィ技術を適用することに依り、開口14A内に表出された共通下部電極13及びその下地の絶縁膜12のエッチングを行って開口12Aを形成して基板11の一部を表出させる。尚、この開口12Aは、半導体発光素子を構成する半導体層をエピタキシャル成長させる際のシードとして基板11の一部を表出させることが目的であることから、開口14Aに比較して小さくて良い。

【0024】図4(A)参照

(6) 選択エピタキシャル成長法を適用することに依り、開口12A及び14A内に半導体発光素子を構成する為に必要な活性層を含む半導体部分、例えばクラッド層、活性層、クラッド層、キャップ層を成長させる。尚、図に於いては、この半導体発光素子を構成する為の半導体部分を記号17Aで指示してあり、また、記号17Bは活性層を指示している。

【0025】図4(B)参照

(7) リソグラフィ技術を適用することに依り、CNTビア形成予定部分に開口をもつレジスト膜18をマスク

して絶縁膜14のエッチングを行って開口14Bを形成して共通下部電極13の一部を表出させる。

【0026】(8) スパッタリング法を適用することに依り、コバルト(Co)からなる触媒膜19を形成する。尚、この工程に於いては、スパッタリング法に代えて真空蒸着法を適用することができ、また、触媒膜19の材料としてはCoに代えてニッケル(Ni)や鉄(Fe)を用いることもできる。

【0027】(9) レジスト剥離液中に浸漬してレジスト膜18及び不要な触媒膜19と共に除去する。これに依り、触媒膜19は開口14B内の共通下部電極13上に形成されたもののみが残る。

【0028】図5(A)参照

(10) プラズマCVD法を適用することに依り、触媒膜19上にCNTを成長させて開口14Bを埋めるビア21を形成する。尚、この工程に於いては、プラズマCVD法に代えて熱CVD法を適用することができる。

【0029】図5(B)参照

(11) スパッタリング法及びリソグラフィ技術を適用することに依り、半導体発光素子の上部電極17C及びCNT用上部電極23を形成する。尚、共通下部電極13、活性層17Bを含む諸半導体層17A、上部電極17Cからなる半導体発光素子を記号17で表す。

【0030】前記のようにして作製した光電子集積回路装置の半導体発光素子17を発光させてCNTビア21を照射したところ、CNTビア21の電気抵抗を低くすることができた。

【0031】

【発明の効果】本発明に依る光電子集積回路装置に於いては、カーボン・ナノチューブからなる電極或いは配線に光を入射させ得る位置に半導体発光素子が配設されている。

【0032】前記構成を採ることに依り、高い熱伝導率のCNTを含む配線を更に低抵抗化した電極や配線、或いは、CNTからなる受光素子などを備えた光電子集積回路装置を容易に実現することができる。

【図面の簡単な説明】

【図1】本発明に於ける実施の形態1である光電子集積回路装置を表す要部切断側面図である。

【図2】本発明に於ける実施の形態2である光電子集積回路装置を表す要部平面図である。

【図3】本発明に於ける実施の形態2の光電子集積回路装置を作製する工程を説明する為の工程要所に於ける光電子集積回路装置を表す要部切断側面図である。

【図4】本発明に於ける実施の形態2の光電子集積回路装置を作製する工程を説明する為の工程要所に於ける光電子集積回路装置を表す要部切断側面図である。


【図5】本発明に於ける実施の形態2の光電子集積回路装置を作製する工程を説明する為の工程要所に於ける光電子集積回路装置を表す要部切断側面図である。

【符号の説明】

- | | |
|----------|------------------|
| 1 基板 | 6 CNT用上部電極 |
| 2 絶縁膜 | 7 半導体発光素子 |
| 3 共通下部電極 | 7A 半導体発光素子の半導体部分 |
| 4 絶縁膜 | 7B 半導体発光素子の上部電極 |
| 5 CNTピア | 8 光 |

【図1】


光電子集積回路装置の要部切断側面図



- 1: 基板
 2: 絶縁膜
 3: 共通下部電極
 4: 絶縁膜
 5: CNTピア
 6: CNT用上部電極
 7: 半導体発光素子
 7A: 半導体発光素子の半導体部分
 7B: 半導体発光素子の上部電極
 8: 光

【図2】


光電子集積回路装置の要部平面図



- 5: CNTピア
 6: CNT用上部電極
 7: 半導体発光素子
 7B: 半導体発光素子の上部電極
 8: 光

【図3】


光電子集積回路装置の要部切断側面図



- 11: 基板
- 12: 絶縁膜
- 12A: 開口
- 13: 共通下部電極
- 14: 絶縁膜
- 14A: 開口

【図4】


光電子集積回路装置の要部切断側面図



- 14B: 開口
- 17A: 半導体発光素子の半導体部分
- 17B: 活性層
- 18: レジスト膜
- 19: 触電膜

【図5】

光電子集積回路装置の要部切断断面図



17: 半導体発光素子
 17C: 半導体発光素子の上部電極
 21: ピア
 23: CNT用上部電極

フロントページの続き

(51)Int.Cl. ⁷	識別記号	F I	テ-コード (参考)
H 0 1 L 29/06	6 0 1	H 0 1 L 21/88	P
31/0248		31/08	F

Fターム(参考) 4M118 AA10 AB05 CA14 CA40 CB14
 EA01 FC02 FC18
 5F033 HH00 JJ00 KK08 KK11 PP12
 PP15 QQ09 QQ37 RR04 SS11
 VV08 VV09
 5F088 AA11 AB01 EA09